技術データベース 検索
Technology Database Search
検索
検索結果
10件の事例がヒットしました。
-
部品内蔵基板工程(PL_DEM)詳細を見る
狭ピッチ、多ピンのFun-out CSPを基板サイズレベルで製造するパッケージング技術が注目を集めている。三次元半導体研究センターでは、部品内蔵技術を用いて、コア基板のキャビティ内にICチップ、受動部品を 内蔵する基板レ […]
関連する装置 2 件 -
部品内蔵基板工程(P_DEM)詳細を見る
スイッチング電源・インバータの小型化・省エネ化に貢献するチップ内蔵パッケージ技術PDEM(Power Device Embedded Module) 背景 従来のパッケージでは、高周波動作時に寄生成分がノイズの原因となる […]
関連する装置 2 件 -
微細TSVプロセス技術詳細を見る
三次元集積回路の微細化の要求に対応すべく、直径11μmの微細TSVの制作に取り組んだ微細化する際に必要となったプロセス改善技術について紹介する 設計・構造 プロセスフロー フォトリソ(TSV) Siエッチング(TSV) […]
関連する装置 2 件 -
ViaFistTSV詳細を見る
①スピンコーター②微細パターン加工装置③アルカリデベロッパー④リアクティブイオンエッチャー⑤8インチ用ウエハマニュアル洗浄装置⑥縦型酸化炉⑦Via 内シードメタル形成⑧ウエハーカップ式銅めっき装置⑨ストレスリリーフ装置 […]
関連する装置 2 件 -
超微細銅めっきパターン開発TEG詳細を見る
福岡大学共同開発 SIPOS-TEG SI0601/SI0602 2.1D/2.5D実装用インターポーザの微細配線形成プロセス評価を目的とするTEG 評価TEGと基本製造条件を使って試作可能です。お客様のニーズに合わせた […]
関連する装置 2 件 -
微細配線形成(SI15 TEG)詳細を見る
背景 狭ピッチTSV、微細配線評価を目的にSI15 TEGを作成した。1㎛以下の微細配線形状(凹/凸)について、その実現性や一部の電気特性(マイグレーション等)の評価が可能である。 設計概要、イメージ 開発内容 狭ピッチ […]
関連する装置 2 件 -
シードメタル用高密着スパッタ膜形成技術詳細を見る
背景・目的 Siインターポーザ向けの微細配線形成方法の検討/評価も行っている。 L/S=2/2から10/10㎛のくしば配線を持つTEG 絶縁材料:シリコン酸化膜(熱酸化/CVD) セミディティプロセス メタル2層構造 問 […]
関連する装置 2 件 -
TSVTEG (Via Last)-HPW0101 ~株式会社WALTS社共同開発~詳細を見る
TSVを三次元積層した際の発熱による評価解析を行うためのテストチップ開発を行い企業開発に貢献する HPW0101仕様 プロセス課題
関連する装置 2 件 -
微細TSV-TEGの絶縁特性評価技術詳細を見る
背景・目的 三次元集積回路の微細化の要求に対応すべく、直径10㎛の微細TSVの加工技術を構築し、その技術を用いて作製した微細TSVに適用する絶縁膜の電気的特性を評価を行った。 設計・構造 項目 スペック TSV直径 10 […]
関連する装置 2 件 -
高周波信号品質詳細を見る
要求周波数上昇及びアプリケーションの拡大 スパコン、サーパー、ギガピットルーター:5Gbps⇒10Gbps 携帯機器用RFモジュール:1.5GHz⇒3GHz ワイヤーレスHDMI:up to 60GHz 衝突防止センサー […]
関連する装置 2 件