技術データベース 検索
Technology Database Search
検索
検索結果
10件の事例がヒットしました。
-
事例 情報
部品内蔵基板工程（PL_DEM）詳細を見る
狭ピッチ、多ピンのFun-out CSPを基板サイズレベルで製造するパッケージング技術が注目を集めている。三次元半導体研究センターでは、部品内蔵技術を用いて、コア基板のキャビティ内にICチップ、受動部品を 内蔵する基板レベル部品内蔵モジュール(Panel Level _ Device Embedded Module)の構造設計、プロセス 開発を行っている。 パッケージ基本仕様 内蔵した応力評価チップ（STAC-TEG)提供：株式会社ウォルツ社 PL_DEM0101断面概略図 上記以外にもレイアウト、チップサイズ(1mm～10mm)等をカスタムで変更可能です プロセス コア基板パターンニングキャピティ加工 TEG-Chip搭載 ビルドアップ材ラミネートレーザーVia加工 配線パターン形成 ソルダレジスト加工表面Ni/Auめっき 今後の展開 キャビティ内のICチップ周辺に受動部品を内蔵した、PL_DEM0102の作製を検討中 PL_DEM0102断面概略図
関連する装置 2 件 -
事例 情報
部品内蔵基板工程（P_DEM）詳細を見る
スイッチング電源・インバータの小型化・省エネ化に貢献するチップ内蔵パッケージ技術PDEM(Power Device Embedded Module) 背景 従来のパッケージでは、高周波動作時に寄生成分がノイズの原因となる チップ内蔵技術に求められる特性 高放熱性 低抵抗化・低インダクタンス化 基板工程を用いた低コスト化 Cu to Cu接続による高信頼性化 PDEMの特徴 チップ内蔵に仮固定テープを使用→チップのレイアウト自由度が高い→チップのシフト量が小さい チップの内蔵後は基板プロセス 1. コア材にキャビティを形成 2. 仮固定テープにチップを実装 3. 樹脂で埋め込み 4. 配線を形成 スイッチング特性の比較 従来パッケージとPDEMのスイッチング特性を作製したサンプルで比較したPDEMでは、寄生成分の低減によりノイズが大幅に低減された HB-PDEMとTO-247の寄生インダクタンスのシミュレーション TO-247-4L HB-PDEM まとめ 設計~特性評価のプロセスをワンストップで行える DEMプロセスのパワーデバイスへの適用可能性が確認出来た‐Half/Full Bridgeのモジュールを試作し、電気的な検証を行った 今後の課題・展望 熱抵抗の低減 信頼性の向上
関連する装置 2 件 -
事例 情報
微細TSVプロセス技術詳細を見る
三次元集積回路の微細化の要求に対応すべく、直径11μmの微細TSVの制作に取り組んだ微細化する際に必要となったプロセス改善技術について紹介する 設計・構造 プロセスフロー フォトリソ（TSV） Siエッチング（TSV） レジスト除去 絶縁膜形成 シードスパッタ（Ti/Cu） Cuフィリングめっき プロセスポイント プロセス ・Siエッチング（TSV) 目標 ・垂直にストレートな形状 改善方法 ・穴底保護膜除去の最適化・Top開口を大きくする プロセスポイント Siエッチング（Boschプロセス） 下図の繰り返しによる高速エッチング エッチング形状改善① φ50μｍTSVで最適化されたレシピをφ11μｍTSVに適応すると エッチング形状改善② TSV内壁の絶縁膜にCVDを適用すると…トップが狭まりスパッタが入りにくくなる × 製造フロー I-V測定方法 TSVのI-V特性評価 直径50μm（深さ100μm）のTSVと同等レベルの絶縁性を示し、膜厚の影響も少ない
関連する装置 2 件 -
事例 情報
ViaFistTSV詳細を見る
①スピンコーター②微細パターン加工装置③アルカリデベロッパー④リアクティブイオンエッチャー⑤８ｲﾝﾁ用ｳｴﾊﾏﾆｭｱﾙ洗浄装置⑥縦型酸化炉⑦Via 内シードメタル形成⑧ｳｴﾊｰｶｯﾌﾟ式銅めっき装置⑨ストレスリリーフ装置 ⑩絶縁膜形成装置⑪表面ｺﾝﾀｸﾄﾎｰﾙﾊﾟﾀｰﾝ形成⑫酸化膜エッチング装置⑬超小型蒸着装置⑭BUMP パターン形成⑮Cuめっき・はんだめっき⑯半導体用CR対応リフロー炉⑰サポートガラス貼付⑱サーフェースグラインダー ⑲研磨面のストレスリリーフ⑳裏面絶縁膜形成㉑裏面ｺﾝﾀｸﾄﾎｰﾙﾊﾟﾀｰﾝ形成㉒裏面酸化膜エッチング㉓無電解 Ni/Auめっき㉔サポートガラス剥離㉕オートマチックダイシングソー 完 成 電極形成のためのSiへの穴加工 電極を銅めっきで形成 三次元積層の為のポスト形成 ウエハー研削とCu/Si Ni/Auバンプ形成 WALTS-TEG CC80-TSV（Via First)
関連する装置 2 件 -
事例 情報
超微細銅めっきパターン開発TEG詳細を見る
福岡大学共同開発 SIPOS-TEG SI0601/SI0602 2.1D/2.5D実装用インターポーザの微細配線形成プロセス評価を目的とするTEG 評価TEGと基本製造条件を使って試作可能です。お客様のニーズに合わせた条件・プロセスをご提案致します。 TEGパターン詳細 TEG基本仕様 品名：SIPOS-TEG SI0601 チップサイズ:10.0mm×10.0mm Pad数:168pad Padサイズ:160μm角(メタル層) Pad開口サイズ:150μm角(Pro開口) Padピッチ:200μm(GSG測定Pad) 評価パターン クシ歯パターン(絶縁抵抗測定) 伝送特性測定パターン１(コプレーナーライン) 伝送特性測定パターン２(マイクロストリップライン) L/S確認パターン ドットパターン(円形、四角形) キープロセス SI0601配線はセミアディティブプロセスで形成 めっき用レジストパターンは液レジストとステッパーにて形成 コア材ベースの場合はウエハに貼り合わせて製造 下地材料の平坦性がめっき用レジストパターン形成に大きく影響 シードメタル形成方法SiO2 または Liquidが下地の場合・・・ドライプロセス(蒸着 or スパッタ―)のTi/Cuビルドアップ材が下地の場合・・・ドライプロセス or ウエットプロセス(無電解銅めっき) 従来のデスミアと無電解銅めっきでは配線間のCu残渣が多発 可能な限り低粗度な下地に極薄無電解銅めっき膜を形成することが重要 ドライプロセスを用いた試作例 ウエットプロセスを用いた評価事例 デスミア処理時間の短縮＋極薄無電解銅めっきシード膜にて作製したSIO601 くしばパターン (3) Cu配線のシード層に異種金属を形成→異種金属にてシード層形成することによりシードエッチング時の銅配線幅減少を解消 2.1D/2.5D実装用インターポーザのための超微細配線の絶縁信頼性評価 評価装置 評価サンプルと試験条件 評価結果
関連する装置 2 件 -
事例 情報
微細配線形成（SI15 TEG）詳細を見る
背景 狭ピッチTSV、微細配線評価を目的にSI15 TEGを作成した。1㎛以下の微細配線形状（凹／凸）について、その実現性や一部の電気特性（マイグレーション等）の評価が可能である。 設計概要、イメージ 開発内容 狭ピッチTSV：10㎛ ○ / □ → 20㎛ピッチ、40㎛ピッチ20㎛ ○ / □ → 40㎛ピッチ40㎛ ○ / □ → 80㎛ピッチ 微細配線：0.5㎛、1、2、3、4、5～10㎛櫛歯&PAD、0.3㎛、0.4㎛、0.5㎛～1.0㎛、10㎛、20㎛、50㎛スペース 評価結果および評価進捗状況 研究課題および今後への動き 微細配線形式方式：凸型配線の限界 微細配線の電気特性評価：マイグレーション
関連する装置 2 件 -
事例 情報
シードメタル用高密着スパッタ膜形成技術詳細を見る
背景・目的 Siインターポーザ向けの微細配線形成方法の検討/評価も行っている。 L/S=2/2から10/10㎛のくしば配線を持つTEG 絶縁材料：シリコン酸化膜（熱酸化/CVD） セミディティプロセス メタル2層構造 問題点 途中工程で発生するパターン剥離 Biased HAST試験後の配線剥離 下地絶縁材とスパッタ膜との密着性評価が必要 サンプル作製と評価方法 評価散サンプル作製フロー 下地絶縁膜形成 ロングスロースバッタ（シードメタル形成） 電解銅めっき銅厚：20㎛ DFラミネート/露光/l現像 Cuエッチング（サフトラ） DF剥離 Tiエッチング ダイシング アニール（必要に応じて） 90゜ピール試験 サンプル幅：20mm ダミーバターン：剥離評価用 サイズ：1,0.5, 0.4, 0.3,0.2, 0.1,0.08,0.05mm ピール幅：10mm 16回測定可(1ウエハあたり） 試験条件 90ピール試験 試験速度：50mm/min 試験長さ：50mm 試験幅：10mm ロードセル： 100N(Max.) 評価結果 スパッタシードメタル Ti/Cu TiN/Ti/Cu まとめと今後の課題 Ti/Cuシード 350℃のアニールで密着性が若干上昇したが、0.1kgf/cmと低密着 TiN/Ti/Cuシード 325℃以上のアニール＋TiN成膜9min以上で0.6kgf/cmの高い密着性 暫定条件…Ti N成膜9min + 350℃-20min 今後の評価事項 HAST評価サンブルの作製工程ヘアニールブロセスを適応 シリコン酸化膜で作製したSl0601/0602の絶縁信頼性評価 その他の材料とスパッタ膜の密着性評価
関連する装置 2 件 -
事例 情報
TSVTEG (Via Last)-HPW0101 ~株式会社WALTS社共同開発~詳細を見る
TSVを三次元積層した際の発熱による評価解析を行うためのテストチップ開発を行い企業開発に貢献する HPW0101仕様 プロセス課題
関連する装置 2 件 -
事例 情報
微細TSV-TEGの絶縁特性評価技術詳細を見る
背景・目的 三次元集積回路の微細化の要求に対応すべく、直径10㎛の微細TSVの加工技術を構築し、その技術を用いて作製した微細TSVに適用する絶縁膜の電気的特性を評価を行った。 設計・構造 項目 スペック TSV直径 10㎛ TSV深さ 55㎛ 絶縁膜水準 ・熱酸化膜・P-CVD膜 （成膜温度：120℃,150℃,180℃) 絶縁膜厚み 0.5㎛ I-V測定方法と結果 恒温恒湿試験評価 評価結果 成膜温度条件が120℃のCVD膜は恒温恒湿試験後にリーク電流のバラツキが増大する150℃以上の成膜条件では、熱酸化と同様に試験前後で変化無く、安定した絶縁特性を示す 恒温恒湿試験条件 吸湿条件JEDEC LEVEL1(85℃/ 85%/ 168hour) 耐熱試験240℃リフロー×3回 I-V測定条件 TSV-Si間リーク電流測定印加電圧： 0V~40V
関連する装置 2 件 -
事例 情報
高周波信号品質詳細を見る
要求周波数上昇及びアプリケーションの拡大 スパコン、サーパー、ギガピットルーター：5Gbps⇒10Gbps 携帯機器用RFモジュール：1.5GHz⇒3GHz ワイヤーレスHDMI：up to 60GHz 衝突防止センサー：77GHz ミリ波画像処理システム：94GHz テフロン等高価材料から安い材料＆設計＋簡単プロセスの狙い→現状のニーズは…配線表面粗さ、層間絶縁材料等の影響調査 共同研究事例（メック株式会社） メタルライン表面粗さ影響伝送評価用基板 基板仕様 基板構成2-2-2ビルドアップ基板コア基板上下にABF材を2層ラミネート 層構成①Layer1：測定用GSG type Pad 及び top GND layer②Layer2：配線層③Layer3：bottom GND layer④layer4~6：ダミー⑤Via1：Layer1-signal padとLayer2信号線間接続⑥Via2：Layer1-Layer3間接続⑦SR1：表面ソルダレジスト測定pad開ロ⑧SR2：裏面ソルダレジスト 基板型名SIPOS RF0202 S-parameter 測定結果 表面粗さによる伝送損失の差が確実に観察できる。 FlatBONDは未処理の物とほぼ同じ特性で有ってCZ処理の物に比較すると50GHz周波数で10dB/mの差か観察された。
関連する装置 2 件
